應用材料推出埃米時代邏輯晶片沉積系統

應用材料推出埃米時代邏輯晶片沉積系統。（路透）

美商應用材料近日推出兩款晶片製造系統，專爲打造全球最先進邏輯晶片中的最微小特徵結構而設計。這些技術透過原子級的精度控制材料沉積，協助晶片製造商打造更快速、節能的電晶體，以支持全球 AI 基礎建設的擴張。

應材表示，隨着 AI 運算需求急速攀升，半導體產業正不斷突破微縮極限，致力於提升處理器晶片中數千億個電晶體的能源效率表現。爲因應這項挑戰，全球領先的邏輯晶片製造商正於 2 奈米及更先進節點導入全新的環繞式閘極電晶體。轉向環繞式閘極技術能在相同功耗下實現更高效能，但相對也大幅提升製程複雜度。在環繞式閘極電晶體內部打造複雜的 3D 結構需要超過 500 道製程步驟，其中許多步驟需要採用全新的材料沉積技術，在趨近單一原子尺度的容許誤差範圍內，達到製程精準度、重複性與控制的嚴格要求。

應材發表的兩款晶片製造系統，透過材料創新實現環繞式閘極電晶體中最複雜的結構。這些新技術可沉積金屬與絕緣介電材料，兩者皆是影響先進晶片效能與能源效率的關鍵材料。

應材半導體產品事業羣總裁帕布‧若傑（Prabu Raja）表示：「我們的產業正進入一個快速且非線性變化的階段，單靠傳統微影晶片微縮技術已不再足夠。在最先進的埃米級邏輯節點，材料已成爲決定效能與功耗的核心。應材憑藉在材料工程領域的深厚領導地位，這些沉積系統將協助客戶實現關鍵電晶體技術轉折，進而爲AI 運算髮展藍圖奠定關鍵基石。」

應材表示，新一代 AI 圖形處理器（GPU）預計可在郵票大小的尺寸內整合超過 3000 億個電晶體。若缺乏適當的隔離，電子便容易擴散至鄰近電晶體，進而產生寄生電容。這是一種電晶體間非預期的電子拖曳，會導致訊號傳遞減慢、耗能增加，並降低晶片的效能功耗比。

在先進電晶體架構中，淺溝槽隔離（Shallow Trench Isolation, STI）技術用於電性上分隔相鄰電晶體。透過在電晶體之間的表面蝕刻出溝槽，再填入氧化矽等絕緣介電材料，將電荷限制於特定區域，防止漏電。然而這些狹窄的隔離溝槽是環繞式閘極元件中最微小的結構之一，使得在大規模量產中維持隔離品質成爲挑戰。這些溝槽形成後，晶片還需經歷許多後續製程步驟。隨着製程推進，這些步驟會逐步耗損氧化矽隔離材料，進而對整體晶片效能造成負面影響。